2026年5月にベルギー・アントワープで開催された、半導体を含むナノエレクトロニクス技術の国際研究機関であるImecの年次イベント ITF World 2026において、「AI for Chip, Chip for AI」というタイトルで講演をしてきました。ここでは、その講演の背景と概要を紹介します。

◆AI時代の計算基盤を支える二つの挑戦

AIが急速に普及する中で、AIを動かすための計算資源を、これからも十分に、そして持続可能な形で作り続けられるのかという課題が鮮明になってきました。

世界では、AI需要に対応するために、数十GW規模の計算資源が構築されようとしています。これは、最新のAIチップを1個あたり1kW級と見積もると、単純計算では数千万個分のチップを動かす電力に相当します。

このような規模の計算資源を現在の延長線上で拡大していくには、電力、送電網、冷却、投資額の面で大きな制約があります。したがって、AIを社会の基盤として持続可能な形で発展させるには、計算効率とエネルギー効率を大きく改善する必要があります。

そのためには、AIを使って新しい材料や半導体を設計し、その半導体によって次世代のAIを支えるという循環が重要になります。これが、「チップのためのAI、AIのためのチップ」という考え方です。

ここでは、この循環を実現する上で向き合うべき二つの大きな壁を紹介します。

一つ目は「メモリの壁」、 二つ目は「材料の壁」です。

◆第一の壁：メモリの壁

AIの計算では、大量のデータを扱います。例えば大規模言語モデルでは、膨大なパラメータや、KVキャッシュと呼ばれる過去に処理したデータをメモリから読み出し、演算器（ロジック）に送り、また必要に応じてメモリへ戻す必要があります。

大規模なAIモデルでは、一つの単語を生成するだけでも、数百GBにも及ぶデータを転送する必要があります。つまり、AIの推論では、計算そのものだけでなく、データをどれだけ速く、効率よく動かせるかが極めて重要になります。

この10年ほどで、AIチップの計算性能は劇的に向上しました。ところが、計算に必要なデータをメモリから運ぶ、あるいは演算器からメモリへ運ぶための帯域幅は、それほど伸びていません。計算する能力は大きく伸びた一方で、データを運ぶ道が十分に広がっていないのです。

たとえるなら、工場の作業員の能力は飛躍的に上がったのに、部品を運ぶ道路が渋滞しているような状態です。どれほど速く計算できる演算器があっても、必要なデータが届かなければ、その能力を十分に活かすことはできません。

さらに深刻なのは電力です。データを移動するには、計算そのものよりもはるかに多くのエネルギーが必要になることがあります。データ移動にかかるエネルギーは、配線やインターフェースの構造にも依存しますが、基本的には移動距離が長くなるほど大きくなります。

従来のDRAMでは、ロジックとメモリの間でデータを比較的長い距離にわたって移動させる必要がありました。HBMのような先端メモリ技術によって、データ移動距離や帯域幅は大きく改善されました。しかし、それでもロジックとメモリの間にはパッケージ上の物理的な距離が残り、データ移動のエネルギーはAI計算における大きな課題であり続けています。

AIのエネルギー問題は、突き詰めればチップという中のわずかな距離で生じる物理の問題でもあるのです。

◆3D積層メモリというアプローチ

このメモリの壁を乗り越えるためには、計算とメモリの関係を根本から見直す必要があります。

私たちが重要だと考えているのが、メモリとロジックを3D積層するアーキテクチャです。

従来は、計算を行うロジックと、データを保持するメモリの間に物理的な距離がありました。たとえ数ミリメートル、数センチメートルであっても、チップの世界では大きな距離です。この距離をデータが移動するたびに、エネルギーが消費されます。

3D積層DRAMでは、メモリと計算装置を立体的に近づけます。これにより、データの移動距離をミリメートルからマイクロメートルの単位へと短縮できます。データを遠くまで運ぶのではなく、データがある場所のすぐ近くで計算する、という発想に近づいていきます。

PFNでは、この考え方に基づき、3D積層DRAMアーキテクチャを採用した新しいAIチップ「MN-Core™ L1000」の開発を進めています。

MN-Core L1400（モックアップ）

目指しているのは、DRAMが持つ大容量と、計算に近い場所でデータを扱える高帯域・低消費電力の接続を両立することです。ロジックとメモリを極めて近づけることで、従来型の構成に比べて、桁違いの帯域とエネルギー効率向上を実現することを目指しています。

しかし、この課題は一社だけで解けるものではありません。半導体、パッケージング、ソフトウェア、AIモデル、データセンター設計までを含めたクロスレイヤーの最適化が必要です。

メモリの壁を越えるには、チップだけを改良すればよいわけではありません。AIモデルの作り方、ソフトウェアの実行方法、メモリ階層、パッケージング技術、データセンター全体の設計までを一体として考える必要があります。業界全体での協力が不可欠です。

◆第二の壁：材料の壁

もう一つの大きな壁が「材料の壁」です。

将来の半導体では、より高性能で、より省電力で、3D化に適し、より熱に強い材料が必要になります。AIチップを進化させるためにも、次世代のメモリ、配線、絶縁膜、放熱材料、パッケージング材料など、さまざまな新材料が求められます。

例えば、先ほど挙げた3D積層メモリを実現する上でも、接合部分における材料開発が非常に重要なテーマになります。メモリとロジックを高密度に積み重ねるには、電気的な接続、熱の制御、機械的な安定性など、さまざまな材料上の課題を解決しなければなりません。

しかし、材料開発は非常に難しい分野です。

候補となる元素や化合物の組み合わせは膨大です。理論的には10の60乗にも及ぶような材料空間が存在します。一方で、実際に実験で試せる組み合わせは限られています。

ここでAIが大きな役割を果たします。

現在、材料探索の分野では、AIを用いて候補材料を絞り込んだり、実験計画を立てたり、測定結果を解析したりする取り組みが広がっています。しかし、それでも最後に大きなボトルネックとして残るのが、物理実験そのものです。

実験は重要です。最終的には、現実の物質で確かめる必要があります。しかし、実験には時間もコストもかかります。装置も必要です。条件を少しずつ変えながら大量に試すことには限界があります。

そこで重要になるのが、AIシミュレーションです。

◆Matlantisが変える材料開発

PFNとENEOSの共同研究をもとに生まれた「Matlantis™」は、汎用原子シミュレータです。原子レベルで材料の性質を予測するAIシミュレーション技術です。

従来の量子化学計算は高精度ですが、非常に計算コストが高く、大きな系や多数の候補を扱うには時間がかかります。Matlantisは、量子化学計算に近い精度を保ちながら、計算速度を大幅に大幅に早めることができています。

これにより、従来手法では非常に時間がかかっていた探索を、条件によっては数分から数時間の単位で進められます。さらにMatlantisは96元素の組み合わせを扱うことができ、1万原子を超える大規模なシミュレーションにも対応した汎用性をもちます。これにより、従来は難しかったスケールで材料を探索できるようになります。

例えば、実験に入る前に多数の候補材料をスクリーニングしたり、未知の現象をシミュレーションで確認したりすることも、高速に行えるようになります。実験を置き換えるのではなく、実験の前段階で有望な候補を絞り込み、実験をより効率的に行うための道具としてAIシミュレーションが使えるようになるのです。

すでに半導体、自動車、化学などの分野で活用が進んでいます。半導体の熱問題、電力問題、微細化の限界を突破する上でも、こうしたAIシミュレーションが重要な役割を果たしていくと考えています。

◆クロスレイヤ協調設計の時代へ

Matlantisは原子レベルの話でしたが、今後、AIによる材料開発支援は、原子スケールからマクロスケールへと広がっていきます。

製造プロセスの最適化、装置設計、回路設計、パッケージング、データセンター設計にまで応用されていくでしょう。

つまり、私たちはクロスレイヤ協調設計の時代に入りつつあると言えます。

これまで、材料、デバイス、回路、システム、ソフトウェア、アプリケーションは、それぞれ異なる専門領域として設計されてきました。しかし、AIの時代には、それらを別々に最適化するだけでは限界があります。

材料の性質が、チップの設計に影響します。チップの構造が、AIモデルの動かし方に影響します。AIモデルの性質が、データセンターの電力や冷却の設計に影響します。したがって、材料からアプリケーションまでを一体として考える必要があります。

人間の専門家とAIエージェントが協力し、材料、デバイス、回路、システム、データセンター、アプリケーションを横断して最適化していく。これが、次のAI時代の設計の姿になると考えています。